Very Hard Delight Life

内容はLinux, HW, プログラミング, HaFaBra.

2020-05-17から1日間の記事一覧

Emacs Verilog-Mode でVerilog HDL をサクサク書く

モチベーション 使い方 実際に使ってみる 使用する例 ポート生成を自動化 (AUTOARG) インスタンスのポート結線を自動化 (AUTOINST) インスタンスの結線用信号の記述を自動化 (AUTOWIRE, AUTOREGINPUT) 階層構造の記述を自動化する (AUTOINPUT, AUTOOUTPUT) …